

第4章 组合逻辑电路

- 1 逻辑门电路的外特性
- 2 组合电路的分析
- 3 组合电路的设计
- 4 常用组合电路模块。

简单逻辑门电路

张教材4.1节

逻辑门电路：用以实现基本和常用逻辑运算的电子电路，简称 门电路。

基本和常用门电路有 与门、或门、非门(反相器)、与非门、或非门、与或非门、异或门等。

逻辑1和0： 电子电路中用高、低电平来表示。

获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。

课下看看以下
6页课件


1. 非门电路

A	F
0	1
1	0

非门的真值表

$$F = \bar{A}$$

非门的逻辑表达式



非门的逻辑符号


2. 或门电路

A	B	F
0	0	0
0	1	1
1	0	1
1	1	1

或门的真值表

$$F = A + B$$

或门的逻辑表达式




或门的逻辑符号

3. 与门电路

A	B	F
0	0	0
0	1	0
1	0	0
1	1	1

与门的真值表



与门的逻辑符号

$$F = AB$$


与门的逻辑表达式

复合逻辑门电路

将常用的复合运算制成集成门电路, 称为复合逻辑门电路。

1. 与非门电路

$$F = \overline{AB}$$

与非门的
逻辑表达式


与非门的逻辑符号

A	B	F
0	0	1
0	1	1
1	0	1
1	1	0

与非门的真值表

2. 或非门电路

$$F = \overline{A + B}$$

或非门的
逻辑表达式

或非门的逻辑符号


A	B	F
0	0	1
0	1	0
1	0	0
1	1	0

或非门的真值表

3. 与或非门电路

$$F = \overline{AB + CD}$$

与或非门的逻辑表达式




与或非门的逻辑符号

4. 异或门

$$F = A \oplus B$$

异或门逻辑表达式



异或门逻辑门符号




5. 三态门


三态门有三种输出状态：低阻抗的0、1状态、高阻抗状态。高阻态又叫 禁止态 或 开路态。

E	A	G_1	G_2	F
0	0	1	1	0
0	1	0	0	1
1	0	1	0	高阻态
1	1	1	0	高阻态

三态门真值表



三态门电路



三态门逻辑符号

当 $E = 0$ 时， $F = A$ 。表示数据可以从输入端A传向输出端F。


当 $E = 1$ 时，无论A为何值，输出端F呈高阻态。输入端与输出端之间被隔离。

综上， E 端控制着电路的输出状态，因此将其称为控制端（或称为使能端）。

4.3 组合逻辑电路分析

逻辑电路的基本特点

组合逻辑电路主要由门电路构成。在电路中,任何时刻的输出仅仅取决于该时刻的输入信号,而与这一时刻输入信号作用前电路原来的状态没有任何关系,其电路模型可表示为下图,该电路模型用函数式表示为式(3-3)。




式 (3-3)

4.3 组合逻辑电路分析

- 分析组合逻辑电路: 是指对于已知的逻辑电路图, 推导出描述其逻辑特性的逻辑表达式, 进而评述其逻辑功能的过程。
- 组合逻辑电路分析过程的步骤:
 - 1) 分别用代号标出每一级的输出端;
 - 2) 根据逻辑关系写出每一级输出端对应的逻辑关系表达式; 并一级一级向下写, 直至写出最终输出端的表达式;
 - 3) 列出最初输入状态与最终输出状态间的真值表;
 - 4) 根据真值表或表达式分析出逻辑电路的功能。
 - 5) 评价及改进意见。

例1. 分析下图所示的组合逻辑电路。



解：由图可见，该电路由4个与非门构成三级组合逻辑电路

(1) 由逻辑图，逐级写出逻辑函数表达式

$$\alpha = \overline{AB} \quad \gamma = \overline{\alpha B} \quad \beta = \overline{A\alpha} \quad F = \overline{\beta\gamma}$$

(2) 变换和简化逻辑表达式

$$F = \overline{\beta\gamma} = \overline{\beta} + \overline{\gamma} = A\alpha + \alpha B = A \cdot \overline{AB} + \overline{AB} \cdot B = \underline{A(\overline{A} + \overline{B})} + (\overline{A} + \underline{\overline{B}})B = \overline{A}\overline{B} + \overline{A}B。$$

(3) 列出真值表

A	B	F
0	<u>0</u>	0
0	1	1
1	0	1
1	<u>1</u>	0

(4) 根据逻辑表达式和真值表分析可知，当输入信号A和B相同时，输出为低电平“0”；A和B相异时，输出为高电平“1”，所以该电路为“异或”逻辑电路。

如果A、B是两个二进制数的输入，则输出F是输入的两数之本位和，因此可将该电路看作是一位(1bit)二进制求和电路。


注意

1. 各步骤不一定每步都需要，若已最简时可省略化简；由表达式能直接概述功能时，不一定要列真值表(比如此例)。

2. 不一定每个电路都可用简炼文字来描述其功能。

小结——

分析的一般步骤：如下图所示



4.4 组合逻辑电路设计

阎教材4.3节

组合逻辑设计：

即根据给定的逻辑命题，设计出能实现其功能的逻辑电路。

设计流程

基本步骤：

(1) 建立给定问题的逻辑描述：

真值表 $\longrightarrow$ 逻辑函数

(2) 求出逻辑函数的最简表达式：

逻辑函数化简（代数法 / 卡诺图法）

(3) 选择逻辑门类型，并进行逻辑函数变换：

尽量选择同类型的门，以便选择器件、降低成本

(4) 画出逻辑电路图。

填空题 3分

例1：设计一个三人多数表决逻辑电路。

步骤1 建立给定问题的逻辑描述

三人的表决：用逻辑变量 A 、 B 、 C 表示，同意为“1”，不同意为“0”。

表决结果：用逻辑变量 F 表示，通过为“1”，不通过为“0”；规定：少数服从多数。

真值表

编号	A	B	C	F
0	0	0	0	0
1	0	0	1	0
2	0	1	0	0
3	0	1	1	1
4	1	0	0	0
5	1	0	1	1
6	1	1	0	1
7	1	1	1	1

逻辑函数：

$$F = \bar{A}BC + [\text{填空1}] + [\text{填空2}] + [\text{填空3}]。$$

步骤2 求出逻辑函数的最简表达式

作卡诺图，化简



最简表达式

		AB			
C		00	01	11	10
0		0	0	1	0
1		0	1	1	1

AB (points to the 1 in row 0, column 11)
 BC (points to the 1 in row 1, column 01)
 AC (points to the 1 in row 1, column 11)

$$F = AB + AC + BC$$


步骤3 选择逻辑门类型(尽量同类型),并相应变换逻辑函数

全部用与非门实现，变换成与非—与非表达式：

$$\begin{aligned}
 F &= \overline{\overline{AB + AC + BC}} \\
 &= \overline{\overline{AB} \cdot \overline{AC} \cdot \overline{BC}}
 \end{aligned}$$

步骤4 画出逻辑电路图。


$$F = \overline{AB} \cdot \overline{AC} \cdot \overline{BC}$$



多输出函数的组合逻辑设计

例：设计一位(1bit) 全加器。

解：1) 输入量： 加数 A_i, B_i 低位的进位 C_{i-1}
 输出量： 本位的和 S_i 本位产生的进位 C_i



2) 根据加法规则，列出真值表：

输入			输出	
A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

低位的进位 C_{i-1}
 本位产生的进位 C_i

$$\begin{cases} S_i(A_i, B_i, C_i) = \sum m(1, 2, 4, 7) \\ C_i(A_i, B_i, C_{i-1}) = \sum m(3, 5, 6, 7) \end{cases}$$

3) 化简 S_i :

$A_i B_i$ C_{i-1}	00	01	11	10
0	0	1	0	1
1	1	0	1	0

$$S_i = \bar{A}_i B_i \bar{C}_{i-1} + A_i \bar{B}_i \bar{C}_{i-1} + \bar{A}_i \bar{B}_i C_{i-1} + A_i B_i C_{i-1}$$

$$= (\bar{A}_i B_i + A_i \bar{B}_i) \bar{C}_{i-1} + (\bar{A}_i \bar{B}_i + A_i B_i) C_{i-1}$$

$$= (\bar{A}_i B_i + A_i \bar{B}_i) \bar{C}_{i-1} + \overline{(\bar{A}_i + \bar{B}_i)(\bar{A}_i + B_i)} C_{i-1}$$

$$= (\bar{A}_i B_i + A_i \bar{B}_i) \bar{C}_{i-1} + \overline{(\bar{A}_i B_i + A_i \bar{B}_i)} \cdot C_{i-1}$$

$$= (A_i \oplus B_i) \bar{C}_{i-1} + \overline{(A_i \oplus B_i)} C_{i-1}$$

$$= A_i \oplus B_i \oplus C_{i-1} \quad \text{用同类型的逻辑门}$$

化简 C_i :

$A_i B_i$ C_{i-1}	00	01	11	10
0	0	0	1	0
1	0	1	1	1

$$C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}$$


$$= \overline{\overline{A_i B_i + A_i C_{i-1} + B_i C_{i-1}}}$$

$$= \overline{\overline{A_i B_i} \cdot \overline{A_i C_{i-1}} \cdot \overline{B_i C_{i-1}}}$$

4) 画出逻辑电路图:

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = \overline{\overline{A_i B_i} \cdot \overline{A_i C_{i-1}} \cdot \overline{B_i C_{i-1}}}$$



作业1

- 在本子上完成下列题, 回头QQ作业中提交:
- 1. (张教材习题4.1) 要求用 与非门设计如下逻辑电路:
 - (1) 三变量的非一致 电路 .
- 2. 设两个一位二进制数为 x_1 和 y_1 , 试设计比较器电路: 若 $x_1 \geq y_1$, 输出1; 否则输出0 。

若干常用组合逻辑电路模块

4.6 二进制译码器

译码器 (Decoder) 是数字系统中广泛使用的多输入多输出的组合逻辑部件。译码器的功能是对具有特定含义的输入代码进行“翻译”, 将其转换成相应的输出信号。译码器的种类很多, 常见的有二进制译码器、二-十进制译码器 等。

二进制译码器: 能将 n 个输入变量 变换成 2^n 个输出函数, 且输出函数与输入变量构成的最小项 具有对应关系的一种多输出组合逻辑电路。它是计算机中最常用的译码器, 例如用于存储器地址译码。

4.6 二进制译码器

特点：

▲ 二进制译码器一般具有 n 个输入端、 2^n 个输出端和一个(或多个) **使能(输入)端**;

▲ **使能输入端** 为有效电平时, 对应每组输入代码, 仅一个输出端为有效电平, 其余输出端为无效电平(即与有效电平相反).

▲ 有效电平可以是高电平“1”(称为 高电平译码), 也可以是低电平“0”(称为 低电平译码)。

1) 3位二进制译码器

真值表

输 入			输 出							
A_2	A_1	A_0	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0


输入：3位二进制代码

输出： $y_7 \sim y_0$ 共8个信号, 其中只有1个为**有效电平(高电平)**。


逻辑表达式

$$\begin{cases}
 Y_0 = \bar{A}_2 \bar{A}_1 \bar{A}_0 \\
 Y_1 = \bar{A}_2 \bar{A}_1 A_0 \\
 Y_2 = \bar{A}_2 A_1 \bar{A}_0 \\
 Y_3 = \bar{A}_2 A_1 A_0 \\
 Y_4 = A_2 \bar{A}_1 \bar{A}_0 \\
 Y_5 = A_2 \bar{A}_1 A_0 \\
 Y_6 = A_2 A_1 \bar{A}_0 \\
 Y_7 = A_2 A_1 A_0 = m_7
 \end{cases}$$


逻辑图




该电路特点:与门组成的阵列,高电平译码;
器件存在输出信号发生偏移的严重缺点。



2) 集成二进制译码器 74LS138



(a) 引脚排列图



(b) 逻辑功能示意图

A_2 、 A_1 、 A_0 为二进制译码输入端， $\bar{Y}_7 \sim \bar{Y}_0$ 为译码输出端（**低电平有效**）， G_1 、 $\bar{G}_{2A}$ 、 $\bar{G}_{2B}$ 为选通（使能）控制端。当 **$G_1=1$ 且 $\bar{G}_{2A} + \bar{G}_{2B} = 0$** 时，译码器处于**工作状态**；当 **$G_1=0$ 或 $\bar{G}_{2A} + \bar{G}_{2B} = 1$** （ $\bar{G}_{2A}$ 、 $\bar{G}_{2B}$ 有一者为1）时，译码器处于**禁止状态**（见下页表）。

$$\bar{G}_2 = \bar{G}_{2A} + \bar{G}_{2B}$$

《数字电子技术基础》第六版

真值表

输 入		输 出										
使 能	选 择											
G_1	$\overline{G_2}$	A_2	A_1	A_0	$\overline{Y_7}$	$\overline{Y_6}$	$\overline{Y_5}$	$\overline{Y_4}$	$\overline{Y_3}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$
×	1	×	×	×	1	1	1	1	1	1	1	1
0	×	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	1	1	1	1	1	1	1	0
1	0	0	0	1	1	1	1	1	1	1	0	1
1	0	0	1	0	1	1	1	1	1	0	1	1
1	0	0	1	1	1	1	1	1	0	1	1	1
1	0	1	0	0	1	1	1	0	1	1	1	1
1	0	1	0	1	1	1	0	1	1	1	1	1
1	0	1	1	0	1	0	1	1	1	1	1	1
1	0	1	1	1	0	1	1	1	1	1	1	1

输入：二进制码

输出：低电平有效


74138内部逻辑电路图

- 当 $G_1=1$ 、 $\bar{G}_{2A}$ 、 $\bar{G}_{2B}$ 都为0
即 $S=1$ 时, 由图得:

$$\begin{cases} \bar{Y}_0 = \bar{m}_0 \\ \bar{Y}_1 = \bar{m}_1 \\ \bar{Y}_2 = \bar{m}_2 \\ \bar{Y}_3 = \bar{m}_3 \\ \bar{Y}_4 = \bar{m}_4 \\ \bar{Y}_5 = \bar{m}_5 \\ \bar{Y}_6 = \bar{m}_6 \\ \bar{Y}_7 = \bar{m}_7 \end{cases}$$


$$\begin{cases} G_1 \\ \bar{G}_{2A} \\ \bar{G}_{2B} \end{cases}$$

附加了
控制端



3) 74LS138的级联 (张教材)

4 线-1



输入高位 $A_3=0$ 时, 低位片工作, 其输出 $Y_0' \sim Y_7'$ 中仅一个为0, 其余为1, 而此时高位片禁止, 输出均为1; 当 $A_3=1$ 时, 正好相反, 低位片禁止, 高位片工作, 使低位片输出均为1, 高位片的输出 $Y_8' \sim Y_{15}'$ 中仅一个为0; 即实现16线译码输出。

4) 二进制译码器的应用

- 因二进制译码器能产生输入变量的所有最小项, 而任一组合逻辑函数总能表示成最小项之和形式, 因此由译码器加上逻辑门的方法, 可用来实现任何组合函数。
- 以下例来说明实现任何组合逻辑函数的基本步骤。
- 例: 用二进制译码器实现 一位全加器 (见前例)。


STEP1: 写出函数的标准与-或表达式, 并变换为 与非-与非表达式:

$$\begin{cases} S_i(A_i, B_i, C_{i-1}) = \sum m(1, 2, 4, 7) = \overline{m_1} \overline{m_2} \overline{m_4} \overline{m_7} \\ C_i(A_i, B_i, C_{i-1}) = \sum m(3, 5, 6, 7) = \overline{m_3} \overline{m_5} \overline{m_6} \overline{m_7} \end{cases}$$

例: 用二进制译码器实现 一位全加器

$$\begin{cases} S_i(A_i, B_i, C_{i-1}) = \overline{m_1} \overline{m_2} \overline{m_4} \overline{m_7} \\ C_i(A_i, B_i, C_{i-1}) = \overline{m_3} \overline{m_5} \overline{m_6} \overline{m_7} \end{cases}$$


STEP2: 画出用二进制译码器(见输出端的逻辑式)、与非门实现这些函数的逻辑电路图:




- 此例说明组合逻辑电路设计的不同方案
- 要学会对不同方案进行评价，发展学生的高阶思维
- 钱学森 **“Nothing is final!”** 的故事——培养学生学无止境、追求真理的科学精神。

4.7 多路选择器 (数据选择器)

多路选择器的功能是,对同时输入的几路数据进行选择,让其中的某一路数据输出。以下左图是**4路数据选择器**的示意图, $D_3 \sim D_0$ 是4路输入, F 为输出, $S_1 S_0$ 是**选择控制信号**。输出与输入之间的关系如真值表。例如,当 $S_1 S_0 = 00$ 时, D_0 从 F 端输出。




逻辑图




逻辑表达式：

$$F = D_0 \bar{S}_1 \bar{S}_0 + D_1 \bar{S}_1 S_0 + D_2 S_1 \bar{S}_0 + D_3 S_1 S_0 = \sum_{k=0}^3 D_k \cdot \underline{m_k}$$



集成多路选择器

集成 8 选 1
多路选择器
74LS151



低电平使能端 $\bar{S}$:

$\bar{S} = 1$ 时,选择器被禁止, 无论地址码是什么, 输出 Y 总等于 0

$\bar{S} = 0$ 时

$$Y = D_0 \bar{A}_2 \bar{A}_1 \bar{A}_0 + D_1 \bar{A}_2 \bar{A}_1 A_0 + \cdots + D_7 A_2 A_1 A_0 = \sum_{i=0}^7 D_i m_i$$

$$\bar{Y} = \bar{D}_0 \bar{A}_2 \bar{A}_1 \bar{A}_0 + \bar{D}_1 \bar{A}_2 \bar{A}_1 A_0 + \cdots + \bar{D}_7 A_2 A_1 A_0 = \sum_{i=0}^7 \bar{D}_i m_i$$

74LS151 的真值表

输 入					输 出	
D	A_2	A_1	A_0	$\bar{S}$	Y	$\bar{Y}$
$\times$	$\times$	$\times$	$\times$	1	0	1
D_0	0	0	0	0	D_0	$\bar{D}_0$
D_1	0	0	1	0	D_1	$\bar{D}_1$
D_2	0	1	0	0	D_2	$\bar{D}_2$
D_3	0	1	1	0	D_3	$\bar{D}_3$
D_4	1	0	0	0	D_4	$\bar{D}_4$
D_5	1	0	1	0	D_5	$\bar{D}_5$
D_6	1	1	0	0	D_6	$\bar{D}_6$
D_7	1	1	1	0	D_7	$\bar{D}_7$

用多路选择器实现逻辑函

数

基本原理

 n 路选择器的主要特点:

- (1) 具有标准与或表达式的形式。即: $Y = \sum_{i=0}^{n-1} D_i \cdot m_i$
- (2) 提供了 地址变量的全部最小项;
- (3) 一般情况下, D_i 可以当作一个变量处理。

用多路选择器实现组合逻辑函数的步骤:

选用 n 路选择器 $\rightarrow$ 确定地址变量 $\rightarrow$ 取每个数据输入端 D_i 的值(可是常量,变量,简单函数) $\rightarrow$ 画逻辑图。


例: 用4路选择器实现三变量逻辑函数:

$$F(A, B, C) = \sum m(1, 2, 4, 5)$$

- 解:由题 $F(A, B, C) = A'B'C + A'BC' + AB'C' + AB'C$ (1)
- 设A, B作为地址变量, 然后求 D_i ; 对照4路选择器的逻辑表达式 $F = S_1' S_0' \cdot D_0 + S_1' S_0 \cdot D_1 + S_1 S_0' \cdot D_2 + S_1 S_0 \cdot D_3$ 相应将(1)式变形为(配为类似的4项和):

$$\begin{aligned}
 F(A, B, C) &= A'B' \cdot C + A'B \cdot C' + (AB'C' + AB'C) \\
 &= A'B' \cdot C + A'B \cdot C' + AB'(C' + C) + AB \cdot 0 \\
 &= A'B' \cdot C + A'B \cdot C' + AB' \cdot 1 + AB \cdot 0
 \end{aligned}$$

由此得: $D_0=C, D_1=C', D_2=1, D_3=0$ 。电路实现如图:




多路选择器小结

多路选择器是能够来自不同地址的多路数字信息中任选出所需的一路信息作为输出的组合电路，至于选择哪一路数据输出，则完全由当时的选择控制信号(地址变量)决定。

多路选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下， D_i 可以当作一个变量处理。而因为任何组合逻辑函数总可以用最小项之和的标准形式构成；所以，利用多路选择器的输入 D_i 来选择地址变量组成的最小项 m_i ，可以实现任何所需的组合逻辑函数。

4.8 多路分配器 (数据分配器)

多路分配器的功能是，将输入的一位(1bit)数据，有选择性地从多个输出端中的某一个输出端输出 (与多路选择器相反)。下图是4路分配器的功能示意图，功能表见下页表。



多路分配器的基本功能是由于数据分路传送。运用多路分配器也可以实现逻辑函数。

1路-4路数据分配器

真值表

输入数据	输入		输出				地址变量
	A_1	A_0	Y_0	Y_1	Y_2	Y_3	
	0	0	D	0	0	0	
	0	1	0	D	0	0	
	1	0	0	0	D	0	
	1	1	0	0	0	D	

由地址码决定将输入数据 D 送到哪 1 路输出

逻辑表达式:


$$Y_0 = D\bar{A}_1\bar{A}_0$$

$$Y_1 = D\bar{A}_1A_0$$

$$Y_2 = DA_1\bar{A}_0$$

$$Y_3 = DA_1A_0$$

逻辑图



$$Y_0 = D\bar{A}_1\bar{A}_0$$


$$Y_1 = D\bar{A}_1A_0$$

$$Y_2 = DA_1\bar{A}_0$$

$$Y_3 = DA_1A_0$$

集成数据分配器及其应用

数据分配器和数据选择器一起可构成数据分时传送系统:



数据分配器小结

数据分配器的逻辑功能是将1个输入数据传送到多个输出端中的1个输出端;具体传送到哪一个输出端,也是由一组选择控制信号(地址变量)确定。

数据分配器经常和数据选择器一起构成数据传送系统。其主要特点是可以很少用几根线路实现多路数字信息的分时传送。

作业2

- 在本子上完成下列题, 回头QQ作业中提交:
- 1. (张教材习题4.18) 用带使能端的74138三变量译码器级联构成五变量(5线-32线)译码器。统一要求: 用74138和多路分配器一起实现。请用铅笔直尺画出逻辑图(下同)。
- 2. (张教材习题4.19) 用四路选择器实现下列函数:
(1) $F(A, B, C) = \sum m(2, 3, 5, 7)$
- 本周日会收QQ作业, 请做好准备。

The End

正逻辑与负逻辑










- 以高、低电平表示0、1两种逻辑状态时,有两种定义方法:若以高电平表示逻辑1,以低电平表示逻辑0,则称这种表示方法为 正逻辑;反之,则为 负逻辑。一般除非特殊说明,多采用的 正逻辑。

照此分析,可得如下结论:

- 正逻辑下的或门,在负逻辑下实现与运算;
- 正逻辑下的非门,在负逻辑下仍然实现非运算。

为便于区分采用何种逻辑,在逻辑符号的输入端上加一个小圆圈表示负逻辑下的门电路符号。

常用逻辑门的正逻辑和负逻辑符号如下:

正逻辑	负逻辑
 或门	 与门
 与门	 或门
 与非门	 或非门
 或非门	 与非门
 异或门	 同或门

4.1 概述

一、组合逻辑电路的特点


1. 从功能上

任意时刻的输出仅
取决于该时刻的输入

2. 从电路结构上

不含记忆（存储）
元件

二、逻辑功能的描述



组合逻辑电路的框图

$$y_1 = f_1(a_1 a_2 \cdots a_n)$$

$$y_2 = f_2(a_1 a_2 \cdots a_n)$$

$\vdots$

$$y_m = f_m(a_1 a_2 \cdots a_n)$$


$$Y = F(A)$$

例1：用4路选择器实现逻辑函数： $F = A \oplus B$

解：对照 4路选择器的逻辑式，将 A 、 B 分别与 S_1 、 S_0 对应，
并令， $D_3D_2D_1D_0$ 取值 0110 则有：


$$\begin{aligned} F &= \bar{A}B + A\bar{B} \\ &= 0 \cdot \bar{A}\bar{B} + 1 \cdot \bar{A}B + 1 \cdot A\bar{B} + 0 \cdot AB \end{aligned}$$

电路实现如图所示：

**4.4.3 数据选择器****一、二选一数据选择器**


SEL	A	B	Y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

$$Y = SEL \cdot A + SEL' \cdot B$$



集成数据选择器

集成双4选1数据选择器74LS153




输 入				输 出
S	D	A_1	A_0	Y
1	×	×	×	0
0	D_0	0	0	D_0
0	D_1	0	1	D_1
0	D_2	1	0	D_2
0	D_3	1	1	D_3

选通控制端S为低电平有效，即 $\overline{S}=0$ 时芯片被选中，处于工作状态； $\overline{S}=1$ 时芯片被禁止， $Y \equiv 0$ 。

二、“双四选一”，74HC153

• 分析其中的一个“四选一”




$$Y_1 = S_1' [D_0 (A_1' A_0') + D_1 (A_1' A_0) + D_2 (A_1 A_0') + D_3 (A_1 A_0)]$$

S_1'	A_1	A_0	Y_1
1	×	×	0
0	0	0	D_{10}
0	0	1	D_{11}
0	1	0	D_{12}
0	1	1	D_{13}

(2) 与(1)类似地, 令 $D_3D_2D_1D_0 = 0001$, 有:

$$\begin{aligned} F_2 &= 0 \cdot AB + 0 \cdot A\bar{B} + 0 \cdot \bar{A}B + 1 \cdot \bar{A}\bar{B} \\ &= \bar{A}\bar{B} = \overline{A+B} \end{aligned}$$

电路实现如图3-57所示:




一般地, $2n$ 路选择器可以实现具有 n 个变量的逻辑函数, 且不需要任何辅助门。并且, 通过设置输入数据的值, 可以很方便的改变逻辑运算关系。多路选择器已有多种型号和规格的中、小规模集成电路产品供应, 如:

74HC153 (双4路选择器)、74HC151 (8路选择器)、74HC150。

清华大学

把二进制译码器的使能端作为数据输入端 D , 二进制代码输入端作为地址码输入端, 则带使能端的二进制译码器就是数据分配器。

由74LS138构成的1路-8路数据分配器




4.4.5 数值比较器

- 用来比较两个二进制数的数值大小

一、1位数值比较器 A, B 比较有三种可能结果

- * $A > B (A=1, B=0)$ 则 $AB' = 1, \therefore Y_{(A>B)} = AB'$
- * $A < B (A=0, B=1)$ 则 $A'B = 1, \therefore Y_{(A<B)} = A'B$
- * $A = B (A, B \text{ 同为 } 0 \text{ 或 } 1), \therefore Y_{(A=B)} = (A \oplus B)'$



清华大学

二、多位数值比较器

- 原理：从高位比起，只有高位相等，才比较下一位。

例如：

比较 $A_3A_2A_1A_0$ 和 $B_3B_2B_1B_0$

$$Y_{(A<B)} = A_3'B_3 + (A_3 \oplus B_3)' A_2'B_2 + (A_3 \oplus B_3)' (A_2 \oplus B_2)' A_1'B_1 + (A_3 \oplus B_3)' (A_2 \oplus B_2)' (A_1 \oplus B_1)' A_0'B_0$$

$$Y_{(A=B)} = (A_3 \oplus B_3)' (A_2 \oplus B_2)' (A_1 \oplus B_1)' (A_0 \oplus B_0)'$$

$$Y_{(A>B)} = (Y_{(A<B)} + Y_{(A=B)})'$$

清华大学


2. 集成电路CC14585 实现4位二进制数的比较

$I_{(A<B)}$, $I_{(A=B)}$ 和 $I_{(A>B)}$ 为附加端, 用于扩展

$I_{(A<B)}$, 来自低位的比较结果

$I_{(A=B)}$, 来自低位的比较结果


$I_{(A>B)}$, $A > B$ 输出允许信号



清华大学

例4.5.1


- 用两片8线-3线优先编码器




16线-4线优先编码器

其中, A'_{15} 的优先权最高...

清华大学




清华大学



- 第一片为高优先权
- 只有(1)无编码输入时, (2)才允许工作
- 第(1)片 $Y'_{EX} = 0$ 时表示对 $A'_{15} \sim A'_8$ 的编码
- 低3位输出应是两片的输出的“或”

清华大学



清华大学

4.5 层次化和模块化的设计方法

- 层次化

自顶向下

自底向上

- 模块化


将经过设计和验证的逻辑电路封装模块，反复使用

清华大学


例4.5.2

- 利用附加控制端进行扩展

例： 用74HC138（3线—8线译码器）



清华大学



清华大学